1 مقدمه........1 1-1- اهداف ......11-2- سازماندهی ...32 ساختارهای اسیلاتورها......42-1- ساختارهای اسیلاتورهایLC کنترل شونده با ولتاژ.....42-1-1- مقدمه........42-1-2- ساختارهای اسیلاتورهای ....62-2- مفاهیم اولیه.........132-2-1- نویز فاز ......132-2-3- ضریب شایستگی......153 طراحی Varactor......163-1- مقدمه........163-2- Varactor ساخته شده از دیود بایاس معکوس p-n ....163-3- ساختارهایVaractor با استفاده از ترانزیستورهای MOS.....183-4- طراحی Varactor استفاده شده.............204طراحی سلف.........274-1- سلف های فعال ........274-2- سلف های اسپایرل........................................................................................................................................294-3- سلف های بوندوایر.........................................................................................................................................315 ساختار کلی مدارپیشنهادی با ساختارهای فیدبک..............................................................335-1- ساختارهای اسیلاتورهای I-Q.................................................................................................................335-1-1- استفاده از polyphase filter...........................................................................................335-1-2-ساختار تشکیل شده از یک اسیلاتور با تقسیمکنندههای فرکانسی.............................345-1-3- استفاده از دو اسیلاتور به هم couple شده (ساختار پیشنهادی).............................345-2- خروجی های مدار پیشنهادی در حالت عدم تعادل.............................................................................375-3- ساختار متداول برای تنظیم فازسیگنال های I-Q............................................................................395-4- ساختارهای فیدبک پیشنهادیبرای تنظیم فازسیگنال های I-Q..............................................405-4-1 ساختار فیدبک بر مبنای عمل یکسوسازی.........................................................................405-4-2ساختار فیدبک بر مبنای عمل انتگرال گیری....................................................................485-5- خروجی های مدار پیشنهادی....................................................................................................................565-5-1 خروجی های مدار پیشنهادی با در نظر گرفتن Power supply noise.............565-5-2 محاسبه ی phase noiseو مشخصه ی مربوطه........................................................645-5-3 محاسبه ی ضریب شایستگی (FOM).. .........................................................................656 ساختار کلی مدارپیشنهادی با ساختارهای فیدبک..............................................................666-1- Layout های قسمت های مختلف مدار پیشنهادی و نتایج Extract شده ......................676-2- جدول مقایسه.............................................................................................................................................79 فهرست اشکال شکل 2-1 (الف) مدل فیدبک………………………………………………………………………………5شکل 2-1 (ب) مدل مقاومت منفی..........................................................................................................................5........................................................................................................6–شکل 2-2 (الف) اسیلاتور ساده یشکل 2-2 (ب) مدل سادهی سیگنال کوچک......................................................................................................6شکل 2-3 اسیلاتورهایNMOS و PMOS با ساختارهای .......................................................8شکل 2-4 (الف) سیگنال خروجی متناظر با مدار شکل 2-3- الف ..............................................................9شکل 2-4 (ب) سیگنال خروجی متناظر با مدار شکل 2-3- ج ...................................................................9شکل 2-5 ساختار اسیلاتورLC مورد استفاده..................................................................................................10شکل 2-6 سیگنال های خروجی ساختار اسیلاتورLC مورد استفاده..........................................................11شکل 2-7 (الف) خروجی یک اسیلاتور با نویز فاز .............................................................................................13شکل 2-7 (ب) مدل نویز فاز یک اسیلاتور .......................................................................................................13شکل 3-1 (الف) ساختار دیودی p+/n-well ..............................................................................................17شکل 3-1 (ب) نمودار C-Vساختار دیودیp+/n-well .......................................................................17شکل 3-2 سمبل p-n varactor و مدل ساده شده ی آن........................................................................17شکل 3-3 (الف) ساختار D=S=B................................................................................................................18شکل 3-3 (ب) نمودارC-V ساختار D=S=B......................................................................................18شکل 3-4 (الف) ساختار حالت افزایشی ........................................................................................................19شکل 3-4 (ب) نمودارC-V ساختار حالت افزایشی..............................................................................19شکل 3-5 (الف) ساختار I-MOS.................................................................................................................20شکل 3-5 (ب) نمودارC-V ساختار I-MOS.......................................................................................20شکل 3-6 (الف) اتصال سری varactor ها ..............................................................................................21شکل 3-6 (ب) علامت اتصال سری varactor ها ..................................................................................21شکل 3-7 خازن varactor طراحی شده در حالت singleبه همراه مدار آزمایش ..................22شکل 3-8 مشخصه C-V خازن varactor طراحی شده در حالت single..................................22شکل 3-9 خازن varactor طراحی شده در حالت تفاضلی...................................................................24شکل 3-10 مشخصه C-V خازن varactor طراحی شده در حالت تفاضلی.................................24شکل 3-11 Layoutخازن varactor طراحی شده در حالت تفاضلی............................................25شکل 3-12 مشخصه C-V خازن varactor در حالت تفاضلیبعد از extract شدن................25شکل 4-1 سلف فعال بر اساس ژیراتور...........................................................................................................27شکل 4-2 ژیراتور با معادل نویزی مقاومت...................................................................................................28شکل 4-3 مدل اسپایرل................................................................................................................................30شکل 5-1 ساختار VCO Polyphase...................................................................................................33شکل 5-2ساختار تشکیل شده از یک اسیلاتور با تقسیمکنندههای فرکانسی.......................................34شکل 5-3 ساختار پیشنهادی برای تولید سیگنال های I و Q....................................................................35شکل 5-4 سیگنال های خروجی VI+ ، VI- ، VQ+و– VQ تولید شده در حالت تعادل....................35شکل 5-5 مدل سیگنال کوچک ساختار پیشنهادی برای تولید سیگنال های I و Q...........................36شکل 5-6 سیگنال های خروجی Iو Q تولید شده در حالت تعادل.........................................................38شکل 5-7 ساختار PT-QVCO........................................................................................................................39شکل 5-8 سیگنال های خروجی Iو Q تولید شده در حالت تغییرات شبکهی سلفی-خازنی...........40شکل 5-9 ساختار فیدبک بر مبنای یکسوسازی.............................................................................................41شکل 5-10 مدارهای یکسوکننده ها و خروجی های فیلتر شده..................................................................42شکل 5-11 مقادیر dc در خروجی دو فیلتر، قبل از اعمال فیدبک ...........................................................42شکل 5-12 ساختار Opamp پیشنهادی......................................................................................................43شکل 5-13 مدار CMFB...................................................................................................................................45شکل 5-14 نمودارهای دامنه و فاز opamp پیشنهادی .............................................................................46شکل 5-15 مدار تولید کنندهی سیگنال های tune مثبت و منفی..........................................................47شکل 5-16 مقادیر dc در خروجی دو فیلتر، پس از اعمال فیدبک............................................................47شکل 5-17 نمودارهای VA ، VB و VA.VB در حوزه ی فرکانسی........................................................49شکل 5-18 سیگنال های خروجی Iو Q تولید شده در حالت تغییرات ترانزیستورها ..................50شکل 5-19 ساختار فیدبک بر مبنای عمل انتگرال گیری .......................................................................51شکل 5-20 مدار ضرب کننده و فیلتر..............................................................................................................52شکل 5-21مقادیر dc در خروجی دو فیلتردر سه حالت 0=θ ، 0.5=θ و 0.5 - =θ.....................53شکل 5-22 ساختار مدار ضرب کننده...........................................................................................................54شکل 5-23 ساختار مربوط به تقویت خطا و اعمال فیدبک.......................................................................55شکل 5-24 کل مدار پیشنهادی..........................................................................................................................56شکل 5-25 منبع ولتاژ نویزی اعمال شده به مدار پیشنهادی......................................................................57شکل 5-26 سیگنال های I و Q تولید شده با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise) .................................................................................58شکل 5-27 خروجی THDسیگنال I با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise) ...............................................................................................59شکل 5-28 خروجی THDسیگنال Q با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise) ) ..........................................................................................59شکل 5-29 دیاگرام jitter سیگنال I (با در نظر گرفتن Power supply noise) .....................60شکل 5-30 دیاگرام jitter سیگنال Q (با در نظر گرفتن Power supply noise) ....................60شکل 5-31 بافرهای پیشنهادی.....................................................................................................................61شکل 5-32 سیگنال های I و Q تولید شده بعد از بافر.............................................................................61شکل 5-33 خروجی THDسیگنال I بعد از بافر (با در نظر گرفتنPower supply noise) .........................................................................................................................62شکل 5-34 خروجی THDسیگنال Q بعد از بافر (با در نظر گرفتنPower supply noise) ............................................................................................................................62شکل 5-35 دیاگرام jitter سیگنال I بعد از بافر (با در نظر گرفتنPower supply noise) .............................................................................................................................63شکل 5-36 دیاگرام jitter سیگنال Q بعد از بافر (با در نظر گرفتنPower supply noise) .............................................................................................................................63شکل 5-38 مشخصه ی phase noise....................................................................................................64شکل 6-1 کل مدار پیشنهادی..........................................................................................................................66شکل 6-2 layoutهسته ی اصلی مدار به همراه varactor ها و منابع جریان ...............................67شکل 6-3 layoutمدار یکسوساز .................................................................................................................68شکل 6-4 layoutمدار ضرب کننده به همراه فیلتر خازنی ساخته شده از خازن گیت .................68شکل 6-5 layoutساختار opamp پیشنهادی و مدار CMF............................................................69شکل 6-6 خروجی Extract شده ی opamp پیشنهادی .....................................................................70شکل 6-7 بافرهای خروجی................................................................................................................................71شکل 6-8 ساختار کل مدار پیشنهادی به همراه ساختارهای فیدبک......................................................72شکل 6-9 منبع ولتاژ نویزی اعمال شده به مدار پیشنهادی .....................................................................73شکل 6-10 سیگنال های I و Q تولید شده ( نتایج Extract شده ی قبل از بافر) ........................73شکل 6-11 خروجی THDسیگنال I)نتایج Extract شده ی قبل از بافر) ....................................74شکل 6-12 خروجی THDسیگنال Q)نتایج Extract شده ی قبل از بافر) ..................................74شکل 6-13 دیاگرام jitter سیگنال I)نتایج Extract شده ی قبل از بافر) ....................................75شکل 6-14 دیاگرام jitter سیگنال Q)نتایج Extract شده ی قبل از بافر) ..................................75شکل 6-15 سیگنال های I و Q تولید شده ( نتایج Extract شده ی بعد از بافر) ...........................76شکل 6-16 خروجی THDسیگنال I)نتایج Extract شده ی بعد از بافر) .......................................77شکل 6-17 خروجی THDسیگنال Q)نتایج Extract شده ی بعد از بافر) .....................................77شکل 6-18 دیاگرام jitter سیگنال I)نتایج Extract شده ی بعد از بافر) .......................................78شکل 6-19 دیاگرام jitter سیگنال Q)نتایج Extract شده ی بعد از بافر) .....................................78
طراحی و پیاده سازی یک VCOI-Q در پروسه WORD
1 مقدمه........1 1-1- اهداف ......11-2- سازماندهی ...32 ساختارهای اسیلاتورها......42-1- ساختارهای اسیلاتورهایLC کنترل شونده با ولتاژ.....42-1-1- مقدمه........42-1-2- ساختارهای اسیلاتورهای ....62-2- مفاهیم اولیه.........132-2-1- نویز فاز ......132-2-3- ضریب شایستگی......153 طراحی Varactor......163-1- مقدمه........163-2- Varactor ساخته شده از دیود بایاس معکوس p-n ....163-3- ساختارهایVaractor با استفاده از ترانزیستورهای MOS.....183-4- طراحی Varactor استفاده شده.............204طراحی سلف.........274-1- سلف های فعال ........274-2- سلف های اسپایرل........................................................................................................................................294-3- سلف های بوندوایر.........................................................................................................................................315 ساختار کلی مدارپیشنهادی با ساختارهای فیدبک..............................................................335-1- ساختارهای اسیلاتورهای I-Q.................................................................................................................335-1-1- استفاده از polyphase filter...........................................................................................335-1-2-ساختار تشکیل شده از یک اسیلاتور با تقسیمکنندههای فرکانسی.............................345-1-3- استفاده از دو اسیلاتور به هم couple شده (ساختار پیشنهادی).............................345-2- خروجی های مدار پیشنهادی در حالت عدم تعادل.............................................................................375-3- ساختار متداول برای تنظیم فازسیگنال های I-Q............................................................................395-4- ساختارهای فیدبک پیشنهادیبرای تنظیم فازسیگنال های I-Q..............................................405-4-1 ساختار فیدبک بر مبنای عمل یکسوسازی.........................................................................405-4-2ساختار فیدبک بر مبنای عمل انتگرال گیری....................................................................485-5- خروجی های مدار پیشنهادی....................................................................................................................565-5-1 خروجی های مدار پیشنهادی با در نظر گرفتن Power supply noise.............565-5-2 محاسبه ی phase noiseو مشخصه ی مربوطه........................................................645-5-3 محاسبه ی ضریب شایستگی (FOM).. .........................................................................656 ساختار کلی مدارپیشنهادی با ساختارهای فیدبک..............................................................666-1- Layout های قسمت های مختلف مدار پیشنهادی و نتایج Extract شده ......................676-2- جدول مقایسه.............................................................................................................................................79 فهرست اشکال شکل 2-1 (الف) مدل فیدبک………………………………………………………………………………5شکل 2-1 (ب) مدل مقاومت منفی..........................................................................................................................5........................................................................................................6–شکل 2-2 (الف) اسیلاتور ساده یشکل 2-2 (ب) مدل سادهی سیگنال کوچک......................................................................................................6شکل 2-3 اسیلاتورهایNMOS و PMOS با ساختارهای .......................................................8شکل 2-4 (الف) سیگنال خروجی متناظر با مدار شکل 2-3- الف ..............................................................9شکل 2-4 (ب) سیگنال خروجی متناظر با مدار شکل 2-3- ج ...................................................................9شکل 2-5 ساختار اسیلاتورLC مورد استفاده..................................................................................................10شکل 2-6 سیگنال های خروجی ساختار اسیلاتورLC مورد استفاده..........................................................11شکل 2-7 (الف) خروجی یک اسیلاتور با نویز فاز .............................................................................................13شکل 2-7 (ب) مدل نویز فاز یک اسیلاتور .......................................................................................................13شکل 3-1 (الف) ساختار دیودی p+/n-well ..............................................................................................17شکل 3-1 (ب) نمودار C-Vساختار دیودیp+/n-well .......................................................................17شکل 3-2 سمبل p-n varactor و مدل ساده شده ی آن........................................................................17شکل 3-3 (الف) ساختار D=S=B................................................................................................................18شکل 3-3 (ب) نمودارC-V ساختار D=S=B......................................................................................18شکل 3-4 (الف) ساختار حالت افزایشی ........................................................................................................19شکل 3-4 (ب) نمودارC-V ساختار حالت افزایشی..............................................................................19شکل 3-5 (الف) ساختار I-MOS.................................................................................................................20شکل 3-5 (ب) نمودارC-V ساختار I-MOS.......................................................................................20شکل 3-6 (الف) اتصال سری varactor ها ..............................................................................................21شکل 3-6 (ب) علامت اتصال سری varactor ها ..................................................................................21شکل 3-7 خازن varactor طراحی شده در حالت singleبه همراه مدار آزمایش ..................22شکل 3-8 مشخصه C-V خازن varactor طراحی شده در حالت single..................................22شکل 3-9 خازن varactor طراحی شده در حالت تفاضلی...................................................................24شکل 3-10 مشخصه C-V خازن varactor طراحی شده در حالت تفاضلی.................................24شکل 3-11 Layoutخازن varactor طراحی شده در حالت تفاضلی............................................25شکل 3-12 مشخصه C-V خازن varactor در حالت تفاضلیبعد از extract شدن................25شکل 4-1 سلف فعال بر اساس ژیراتور...........................................................................................................27شکل 4-2 ژیراتور با معادل نویزی مقاومت...................................................................................................28شکل 4-3 مدل اسپایرل................................................................................................................................30شکل 5-1 ساختار VCO Polyphase...................................................................................................33شکل 5-2ساختار تشکیل شده از یک اسیلاتور با تقسیمکنندههای فرکانسی.......................................34شکل 5-3 ساختار پیشنهادی برای تولید سیگنال های I و Q....................................................................35شکل 5-4 سیگنال های خروجی VI+ ، VI- ، VQ+و– VQ تولید شده در حالت تعادل....................35شکل 5-5 مدل سیگنال کوچک ساختار پیشنهادی برای تولید سیگنال های I و Q...........................36شکل 5-6 سیگنال های خروجی Iو Q تولید شده در حالت تعادل.........................................................38شکل 5-7 ساختار PT-QVCO........................................................................................................................39شکل 5-8 سیگنال های خروجی Iو Q تولید شده در حالت تغییرات شبکهی سلفی-خازنی...........40شکل 5-9 ساختار فیدبک بر مبنای یکسوسازی.............................................................................................41شکل 5-10 مدارهای یکسوکننده ها و خروجی های فیلتر شده..................................................................42شکل 5-11 مقادیر dc در خروجی دو فیلتر، قبل از اعمال فیدبک ...........................................................42شکل 5-12 ساختار Opamp پیشنهادی......................................................................................................43شکل 5-13 مدار CMFB...................................................................................................................................45شکل 5-14 نمودارهای دامنه و فاز opamp پیشنهادی .............................................................................46شکل 5-15 مدار تولید کنندهی سیگنال های tune مثبت و منفی..........................................................47شکل 5-16 مقادیر dc در خروجی دو فیلتر، پس از اعمال فیدبک............................................................47شکل 5-17 نمودارهای VA ، VB و VA.VB در حوزه ی فرکانسی........................................................49شکل 5-18 سیگنال های خروجی Iو Q تولید شده در حالت تغییرات ترانزیستورها ..................50شکل 5-19 ساختار فیدبک بر مبنای عمل انتگرال گیری .......................................................................51شکل 5-20 مدار ضرب کننده و فیلتر..............................................................................................................52شکل 5-21مقادیر dc در خروجی دو فیلتردر سه حالت 0=θ ، 0.5=θ و 0.5 - =θ.....................53شکل 5-22 ساختار مدار ضرب کننده...........................................................................................................54شکل 5-23 ساختار مربوط به تقویت خطا و اعمال فیدبک.......................................................................55شکل 5-24 کل مدار پیشنهادی..........................................................................................................................56شکل 5-25 منبع ولتاژ نویزی اعمال شده به مدار پیشنهادی......................................................................57شکل 5-26 سیگنال های I و Q تولید شده با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise) .................................................................................58شکل 5-27 خروجی THDسیگنال I با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise) ...............................................................................................59شکل 5-28 خروجی THDسیگنال Q با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise) ) ..........................................................................................59شکل 5-29 دیاگرام jitter سیگنال I (با در نظر گرفتن Power supply noise) .....................60شکل 5-30 دیاگرام jitter سیگنال Q (با در نظر گرفتن Power supply noise) ....................60شکل 5-31 بافرهای پیشنهادی.....................................................................................................................61شکل 5-32 سیگنال های I و Q تولید شده بعد از بافر.............................................................................61شکل 5-33 خروجی THDسیگنال I بعد از بافر (با در نظر گرفتنPower supply noise) .........................................................................................................................62شکل 5-34 خروجی THDسیگنال Q بعد از بافر (با در نظر گرفتنPower supply noise) ............................................................................................................................62شکل 5-35 دیاگرام jitter سیگنال I بعد از بافر (با در نظر گرفتنPower supply noise) .............................................................................................................................63شکل 5-36 دیاگرام jitter سیگنال Q بعد از بافر (با در نظر گرفتنPower supply noise) .............................................................................................................................63شکل 5-38 مشخصه ی phase noise....................................................................................................64شکل 6-1 کل مدار پیشنهادی..........................................................................................................................66شکل 6-2 layoutهسته ی اصلی مدار به همراه varactor ها و منابع جریان ...............................67شکل 6-3 layoutمدار یکسوساز .................................................................................................................68شکل 6-4 layoutمدار ضرب کننده به همراه فیلتر خازنی ساخته شده از خازن گیت .................68شکل 6-5 layoutساختار opamp پیشنهادی و مدار CMF............................................................69شکل 6-6 خروجی Extract شده ی opamp پیشنهادی .....................................................................70شکل 6-7 بافرهای خروجی................................................................................................................................71شکل 6-8 ساختار کل مدار پیشنهادی به همراه ساختارهای فیدبک......................................................72شکل 6-9 منبع ولتاژ نویزی اعمال شده به مدار پیشنهادی .....................................................................73شکل 6-10 سیگنال های I و Q تولید شده ( نتایج Extract شده ی قبل از بافر) ........................73شکل 6-11 خروجی THDسیگنال I)نتایج Extract شده ی قبل از بافر) ....................................74شکل 6-12 خروجی THDسیگنال Q)نتایج Extract شده ی قبل از بافر) ..................................74شکل 6-13 دیاگرام jitter سیگنال I)نتایج Extract شده ی قبل از بافر) ....................................75شکل 6-14 دیاگرام jitter سیگنال Q)نتایج Extract شده ی قبل از بافر) ..................................75شکل 6-15 سیگنال های I و Q تولید شده ( نتایج Extract شده ی بعد از بافر) ...........................76شکل 6-16 خروجی THDسیگنال I)نتایج Extract شده ی بعد از بافر) .......................................77شکل 6-17 خروجی THDسیگنال Q)نتایج Extract شده ی بعد از بافر) .....................................77شکل 6-18 دیاگرام jitter سیگنال I)نتایج Extract شده ی بعد از بافر) .......................................78شکل 6-19 دیاگرام jitter سیگنال Q)نتایج Extract شده ی بعد از بافر) .....................................78