👈فول فایل فور یو ff4u.ir 👉

طراحی و پیاده سازی یک VCOI-Q در پروسه WORD

ارتباط با ما

دانلود


طراحی و پیاده سازی یک VCOI-Q  در پروسه WORD
 1 مقدمه........1 1-1- اهداف ......1
1-2- سازماندهی ...3
2 ساختارهای اسیلاتورها......4
2-1- ساختارهای اسیلاتورهایLC کنترل شونده با ولتاژ.....4
2-1-1- مقدمه........4
2-1-2- ساختارهای اسیلاتورهای ....6
2-2- مفاهیم اولیه.........13
2-2-1- نویز فاز ......13
2-2-3- ضریب شایستگی......15
3 طراحی Varactor......16
3-1- مقدمه........16
3-2- Varactor ساخته شده از دیود بایاس معکوس p-n ....16
3-3- ساختارهایVaractor با استفاده از ترانزیستورهای MOS.....18
3-4- طراحی Varactor استفاده شده.............20
4طراحی سلف.........27
4-1- سلف های فعال ........27
4-2- سلف های اسپایرل........................................................................................................................................29
4-3- سلف های بوندوایر.........................................................................................................................................31
5 ساختار کلی مدارپیشنهادی با ساختارهای فیدبک..............................................................33
5-1- ساختارهای اسیلاتورهای I-Q.................................................................................................................33
5-1-1- استفاده از polyphase filter...........................................................................................33
5-1-2-ساختار تشکیل شده از یک اسیلاتور با تقسیم‏کننده‏های فرکانسی.............................34
5-1-3- استفاده از دو اسیلاتور به هم couple شده (ساختار پیشنهادی).............................34
5-2- خروجی های مدار پیشنهادی در حالت عدم تعادل.............................................................................37
5-3- ساختار متداول برای تنظیم فازسیگنال های I-Q............................................................................39
5-4- ساختارهای فیدبک پیشنهادیبرای تنظیم فازسیگنال های I-Q..............................................40
5-4-1 ساختار فیدبک بر مبنای عمل یکسوسازی.........................................................................40
5-4-2ساختار فیدبک بر مبنای عمل انتگرال گیری....................................................................48
5-5- خروجی های مدار پیشنهادی....................................................................................................................56
5-5-1 خروجی های مدار پیشنهادی با در نظر گرفتن Power supply noise.............56
5-5-2 محاسبه ی phase noiseو مشخصه ی مربوطه........................................................64
5-5-3 محاسبه ی ضریب شایستگی (FOM).. .........................................................................65
6 ساختار کلی مدارپیشنهادی با ساختارهای فیدبک..............................................................66
6-1- Layout های قسمت های مختلف مدار پیشنهادی و نتایج Extract شده ......................67
6-2- جدول مقایسه.............................................................................................................................................79
 فهرست اشکال
 شکل 2-1 (الف) مدل فیدبک………………………………………………………………………………5
شکل 2-1 (ب) مدل مقاومت منفی..........................................................................................................................5
........................................................................................................6–شکل 2-2 (الف) اسیلاتور ساده ی
شکل 2-2 (ب) مدل ساده‏ی سیگنال کوچک......................................................................................................6
شکل 2-3 اسیلاتورهایNMOS و PMOS با ساختارهای .......................................................8
شکل 2-4 (الف) سیگنال خروجی متناظر با مدار شکل 2-3- الف ..............................................................9
شکل 2-4 (ب) سیگنال خروجی متناظر با مدار شکل 2-3- ج ...................................................................9
شکل 2-5 ساختار اسیلاتورLC مورد استفاده..................................................................................................10
شکل 2-6 سیگنال های خروجی ساختار اسیلاتورLC مورد استفاده..........................................................11
شکل 2-7 (الف) خروجی یک اسیلاتور با نویز فاز .............................................................................................13
شکل 2-7 (ب) مدل نویز فاز یک اسیلاتور .......................................................................................................13
شکل 3-1 (الف) ساختار دیودی p+/n-well ..............................................................................................17
شکل 3-1 (ب) نمودار C-Vساختار دیودیp+/n-well .......................................................................17
شکل 3-2 سمبل p-n varactor و مدل ساده شده ی آن........................................................................17
شکل 3-3 (الف) ساختار D=S=B................................................................................................................18
شکل 3-3 (ب) نمودارC-V ساختار D=S=B......................................................................................18
شکل 3-4 (الف) ساختار حالت افزایشی ........................................................................................................19
شکل 3-4 (ب) نمودارC-V ساختار حالت افزایشی..............................................................................19
شکل 3-5 (الف) ساختار I-MOS.................................................................................................................20
شکل 3-5 (ب) نمودارC-V ساختار I-MOS.......................................................................................20
شکل 3-6 (الف) اتصال سری varactor ها ..............................................................................................21
شکل 3-6 (ب) علامت اتصال سری varactor ها ..................................................................................21
شکل 3-7 خازن varactor طراحی شده در حالت singleبه همراه مدار آزمایش ..................22
شکل 3-8 مشخصه C-V خازن varactor طراحی شده در حالت single..................................22
شکل 3-9 خازن varactor طراحی شده در حالت تفاضلی...................................................................24
شکل 3-10 مشخصه C-V خازن varactor طراحی شده در حالت تفاضلی.................................24
شکل 3-11 Layoutخازن varactor طراحی شده در حالت تفاضلی............................................25
شکل 3-12 مشخصه C-V خازن varactor در حالت تفاضلیبعد از extract شدن................25
شکل 4-1 سلف فعال بر اساس ژیراتور...........................................................................................................27
شکل 4-2 ژیراتور با معادل نویزی مقاومت...................................................................................................28
شکل 4-3 مدل اسپایرل................................................................................................................................30
شکل 5-1 ساختار VCO Polyphase...................................................................................................33
شکل 5-2ساختار تشکیل شده از یک اسیلاتور با تقسیم‏کننده‏های فرکانسی.......................................34
شکل 5-3 ساختار پیشنهادی برای تولید سیگنال های I و Q....................................................................35
شکل 5-4 سیگنال های خروجی VI+ ، VI- ، VQ+و– VQ تولید شده در حالت تعادل....................35
شکل 5-5 مدل سیگنال کوچک ساختار پیشنهادی برای تولید سیگنال های I و Q...........................36
شکل 5-6 سیگنال های خروجی Iو Q تولید شده در حالت تعادل.........................................................38
شکل 5-7 ساختار PT-QVCO........................................................................................................................39
شکل 5-8 سیگنال های خروجی Iو Q تولید شده در حالت تغییرات شبکه‏ی سلفی-خازنی...........40
شکل 5-9 ساختار فیدبک بر مبنای یکسوسازی.............................................................................................41
شکل 5-10 مدارهای یکسوکننده ها و خروجی های فیلتر شده..................................................................42
شکل 5-11 مقادیر dc در خروجی دو فیلتر، قبل از اعمال فیدبک ...........................................................42
شکل 5-12 ساختار Opamp پیشنهادی......................................................................................................43
شکل 5-13 مدار CMFB...................................................................................................................................45
شکل 5-14 نمودارهای دامنه و فاز opamp پیشنهادی .............................................................................46
شکل 5-15 مدار تولید کننده‏ی سیگنال های tune مثبت و منفی..........................................................47
شکل 5-16 مقادیر dc در خروجی دو فیلتر، پس از اعمال فیدبک............................................................47
شکل 5-17 نمودارهای VA ، VB و VA.VB در حوزه ی فرکانسی........................................................49
شکل 5-18 سیگنال های خروجی Iو Q تولید شده در حالت تغییرات ترانزیستورها ..................50
شکل 5-19 ساختار فیدبک بر مبنای عمل انتگرال گیری .......................................................................51
شکل 5-20 مدار ضرب کننده و فیلتر..............................................................................................................52
شکل 5-21مقادیر dc در خروجی دو فیلتردر سه حالت 0=θ ، 0.5=θ و 0.5 - =θ.....................53
شکل 5-22 ساختار مدار ضرب کننده...........................................................................................................54
شکل 5-23 ساختار مربوط به تقویت خطا و اعمال فیدبک.......................................................................55
شکل 5-24 کل مدار پیشنهادی..........................................................................................................................56
شکل 5-25 منبع ولتاژ نویزی اعمال شده به مدار پیشنهادی......................................................................57
شکل 5-26 سیگنال های I و Q تولید شده با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise) .................................................................................58
شکل 5-27 خروجی THDسیگنال I با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise) ...............................................................................................59
شکل 5-28 خروجی THDسیگنال Q با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise) ) ..........................................................................................59
شکل 5-29 دیاگرام jitter سیگنال I (با در نظر گرفتن Power supply noise) .....................60
شکل 5-30 دیاگرام jitter سیگنال Q (با در نظر گرفتن Power supply noise) ....................60
شکل 5-31 بافرهای پیشنهادی.....................................................................................................................61
شکل 5-32 سیگنال های I و Q تولید شده بعد از بافر.............................................................................61
شکل 5-33 خروجی THDسیگنال I بعد از بافر (با در نظر گرفتن
Power supply noise) .........................................................................................................................62
شکل 5-34 خروجی THDسیگنال Q بعد از بافر (با در نظر گرفتن
Power supply noise) ............................................................................................................................62
شکل 5-35 دیاگرام jitter سیگنال I بعد از بافر (با در نظر گرفتن
Power supply noise) .............................................................................................................................63
شکل 5-36 دیاگرام jitter سیگنال Q بعد از بافر (با در نظر گرفتن
Power supply noise) .............................................................................................................................63
شکل 5-38 مشخصه ی phase noise....................................................................................................64
شکل 6-1 کل مدار پیشنهادی..........................................................................................................................66
شکل 6-2 layoutهسته ی اصلی مدار به همراه varactor ها و منابع جریان ...............................67
شکل 6-3 layoutمدار یکسوساز .................................................................................................................68
شکل 6-4 layoutمدار ضرب کننده به همراه فیلتر خازنی ساخته شده از خازن گیت .................68
شکل 6-5 layoutساختار opamp پیشنهادی و مدار CMF............................................................69
شکل 6-6 خروجی Extract شده ی opamp پیشنهادی .....................................................................70
شکل 6-7 بافرهای خروجی................................................................................................................................71
شکل 6-8 ساختار کل مدار پیشنهادی به همراه ساختارهای فیدبک......................................................72
شکل 6-9 منبع ولتاژ نویزی اعمال شده به مدار پیشنهادی .....................................................................73
شکل 6-10 سیگنال های I و Q تولید شده ( نتایج Extract شده ی قبل از بافر) ........................73
شکل 6-11 خروجی THDسیگنال I)نتایج Extract شده ی قبل از بافر) ....................................74
شکل 6-12 خروجی THDسیگنال Q)نتایج Extract شده ی قبل از بافر) ..................................74
شکل 6-13 دیاگرام jitter سیگنال I)نتایج Extract شده ی قبل از بافر) ....................................75
شکل 6-14 دیاگرام jitter سیگنال Q)نتایج Extract شده ی قبل از بافر) ..................................75
شکل 6-15 سیگنال های I و Q تولید شده ( نتایج Extract شده ی بعد از بافر) ...........................76
شکل 6-16 خروجی THDسیگنال I)نتایج Extract شده ی بعد از بافر) .......................................77
شکل 6-17 خروجی THDسیگنال Q)نتایج Extract شده ی بعد از بافر) .....................................77
شکل 6-18 دیاگرام jitter سیگنال I)نتایج Extract شده ی بعد از بافر) .......................................78
شکل 6-19 دیاگرام jitter سیگنال Q)نتایج Extract شده ی بعد از بافر) .....................................78

👇 تصادفی👇

تحلیل دینامیكی رفتار غیرخطی هندسی دیوارهای برشی كامپوزیت تحت اثر بارگذاری انفجاریپروژه "پله چوبي مارپيچ"پیش بینی شكست ترد در سازه های حاوی ناچ U شكل تحت بارگذاری برش خالصدانلود پروژه سازه‌هاي باز شونده و جمع شوندهدانلود تحقیق اشتباه و ابطال قراردادهاداستان دو تریدرمقاله شيوه هاي وسوسه شيطان از ديدگاه قرآن كريممبانی نظری و پیشینه تحقیق جهت گیری زندگیدانلود لایه shapefile آبراهه های استان اردبیل ✅فایل های دیگر✅

#️⃣ برچسب های فایل طراحی و پیاده سازی یک VCOI-Q در پروسه WORD

طراحی و پیاده سازی یک VCOI-Q در پروسه WORD

دانلود طراحی و پیاده سازی یک VCOI-Q در پروسه WORD

خرید اینترنتی طراحی و پیاده سازی یک VCOI-Q در پروسه WORD

👇🏞 تصاویر 🏞