فهرست مطالبچکیده.. 1فصل اول:کلیات تحقیق1- بیان مسئله و ضرورت انجام تحقیق.. 31-1 تکنولوژی های مورد استفاده.. 51-1-1 نانولوله های کربنی. 51-1-2نانو سیم های سیلیکونی. 6فصل دوم: مروری بر تحقیقات انجام شده2-1 ساختار ترانزیستور مبتنی بر نانولوله کربنی.. 112-2 کاربرد نانولوله کربنی در نانو الکتریک.. 132-3 روشهای تولید و رشد نانولوله کربنی.. 142-4 ترانزیستورهای اثر میدانی مبتنی بر نانولوله های کربنی.. 162-4-1روال ساخت ترانزیستورهای مبتنی بر نانولوله های کربنی. 182-5مزایای استفاده از ترانزیستورهای مبتنی بر نانو لوله های کربنی 192-6 چالش های استفاده از ترانزیستورهای مبتنی بر نانولوله های کربنی 202-6-1 تغییر پذیری در قطر نانولوله های کربنی.. 212-6-2 تراکم بسته بندی نانولوله ها.. 232-6-3 فاصله بین نانولوله های کربنی مجاور و تغییر پذیری آن.. 242-6-4 نامرتبی در نانو لوله ها.. 242-6-5 وجود اتصالات SB بین سورس و درین و نانولوله ها.. 242-6-6 رشد ناخواسته فلز در نانو لوله ها.. 25فصل سوم: روش تحقیق1- مقدمه.. 273-1op-amp دو طبقه. 283-1-1 بهره حلقه باز فرکانس پایین AOLDC. 303-2-1 نرخ مد مشترک ورودی.. 313-1-3 توان مصرفی.. 323-1-4سویینگ خروجی.. 323-1-5آفست.. 323-2جبران سازی op-amp. 333-1-2حذف صفر. 433-2-2 جبران سازی برای عملکردهای با سرعت بالا.. 453-3سرعت تغییرات خروجی (Slew Rate). 513-4 CMRR 533-5PSRR. 553-6 خلاصه مقادیر cmos op-amp. 57فصل چهارم: نتایج4-1 ساختار مبتنی بر ترانزیستورهای نانولوله کربنی.. 604-2 cnfet op-amp دو طبقه.. 624-3 بهره حلقه باز cnfet op-amp. 644-4 پاسخ فرکانسی cnfet op-amp. 654-5 پاسخ پله cnfet op-amp. 664-6 شبیه سازی CMRR در cnfet op-amp. 674-7 خلاصه پارامترهای cnfet op-amp. 68فصل پنجم:بحث و نتیجه گیری5-1 مقایسه پارامترهای cmos&cnfet op-amp..............................................................................................................705-2 نتیجه گیری.....................................................................................................................................................................705-3 کارهای آینده ................................................................................................................................................................71منابع.. 72چکیده انگلیسی.. 78 فهرست جدول هاعنوان صفحهجدول 3-1 پارامترهای نوعی برای طراحی آنالوگ با استفاده از فرایند short CHANNEL CMOS30جدول 3-2 خلاصه پارامترهای CMOS OP-AMP58جدول 4-1 پارامترهای نوعی برای طراحی آنالوگ با استفاده از فرایند cnfet &stanford model63جدول 4-2خلاصه پارامترهایcnfet op-amp68جدول 4-3 مقایسه پارامترهای cmos &cnfet op-amp68 فهرست شکل ها شکل1-1.نانو لوله کربنی تک دیواری5شکل 1-2-الف. ترانزیستوراثرمیدانيمبتنيبرنانوتیوببا استفادهازساختار back gate6شکل 1-2-ب. ترانزیستوراثرمیدانيمبتنيبرنانوتیوببا استفادهازساختار gatetop6شکل1-3. ترانزیستوراثرمیدانيمبتنيبرنانوسیمسیلیکونی9شکل 2-1. نمایش مصور از نانولوله تک جداره با آرایه متقارن12شکل 2-2. یکنانولوله یکربنیکهتوسطغلطاندنیکورقه یگرافیت بدستآمده13شکل 2-3. ساخت نانولوله کربن به روش CVD15شکل 2-4-الف.ساختارترانزیستورمبتنیبرنانولولههایکربنی نوع SB16شکل2-4-ب.ساختارترانزیستورمبتنیبرنانولوله هایکربنی نوعMOSFET16شکل 2-5-الف. ناحیههدایتترانزیستورمبتنیبرنانولوله هایکربنینوعSB17شکل 2- 5-ب. ناحیههدایتترانزیستورمبتنیبرنانولوله هایکربنی نوعMOSFET17شکل 2-6-الف. رشدحرارتیSiO2 بررویویفرسیلیکون19شکل 2-6-ب. کشیدنالگویبرایتنظیمنشانه ها19شکل 2-6-ج. بازکردنپنجره هایضدنور19شکل 2-6-د. رسوبکاتالیزور19شکل 2-6-ه. خوردگیمادهضدنور19شکل 2-6-و. رشدنانولوله هابهروشCVD19شکل 2-6-ز. ساختالکترودهایفلزی19شکل 2-6-ح. ساختپشتهبالایگیتکهشاملوفلزگیتمیشود19شکل 2-6-ط. ناخالصسازیCNT19شکل 3-1.بلوک دیاگرام op-amp دو طبقه با بافر خروجی27شکل 3-2.op-amp دو طبقه بیس29شکل 3-3-الف.منحنی انتقال DC برای op-amp شکل 2-331شکل 3-3-ب. بهره (مشتق الف)31شکل 3-4-الف. نمایش چگونگی ایجاد ولتاژ آفست برگشتی به ورودی33شکل 3-4-ب. مدل کردن آفست33شکل 3-5. بلوک دیاگرام سطح op-amp33شکل 3-6. مثالی از فیدبک در op-amp36شکل 3-7. پیکر بندی ولتاژ فالوئر ،مثالی از تقویت کننده حلقه بسته با ضریب فیدبکی یک36شکل 3-8. مدل مورد استفاده برای تخمین پهنای باند در یک تقویت کننده cmos36شکل 3-9. محاسبه پاسخ فرکانسی op-amp38شکل 3-10. پیکر بندی مدار مورد استفاده برای شبیه سازی پاسخ فرکانسی حلقه باز39شکل 3-11. پاسخ فرکانسی حلقه باز op-amp شکل 3-940شکل 3-12. افزایش مقدار خازن جبران ساز به 2.4pf41شکل 3-13. پاسخ پله ضعیف op-amp با وجود صفر42شکل 3-14. اضافه کردن مقاومت حذف صفر در op-amp شکل 3-942شکل 3-15. پاسخ پله مناسب op-amp در غیاب صفر43شکل 3-16. مستقل کردن فرایند مقاومت حذف صفر44شکل 3-17. استفاده از یک تقویت کننده برای کم اثر کردن سیگنال فوروارد44شکل 3-18. فیدبک کردن یک جریان به طور غیر مستقیم جهت جلوگیری از صفر RHP45شکل 3-19. مدل مورد استفاده برای تخمین پهنای باند با جریان فیدبک غیر مستقیم46شکل 3-20. شبیه سازی اپ امپ شکل 3-9 با استفاده از جبران سازی غیر مستقیم در شکل 3-1848شکل 3-21. پاسخ پله اپ امپ شکل 3-18 با پاسخ فرکانسی شکل 3-2049شکل 3-22. پیاده سازی جبران سازی فیدبک غیر مستتقیم بدون توان مصرفی اضافه در اپ امپ دو طبقه50شکل 3-23-الف. پاسخ پله اپ امپ شکل 3-22 با بار خازنی 100Ff50شکل 3-23-ب. پاسخ فرکانسی اپ امپ شکل 3-22 با بار خازنی 100Ff51شکل 3-24. عملکرد سیگنال بزرگاپ امپ شکل 3-952شکل 3-25. عملکرد سیگنال بزرگاپ امپ شکل 3-2254شکل 3-26. مدار مورد استفاده برای شبیه سازی CMRR54شکل 3-27. op-amp توپولوژی معکوس55شکل 3-28-الف. مدار تست برای تعیین PSRR56شکل 3-28-ب. بهره حلقه باز56شکل 3-28-ج. بهره از سیگنال Ac در VDD به خروجی56شکل 3-28-د. بهره از سیگنال AC در زمین به خروجی56شکل 4-1. ساختارسهبعدیترانزیستورمبتنیبرنانولولهکربنیبا4 نانولولهکربنیبهعنوانکانال60شکل 4-2-الف. منحنی انتقال DC برای cnfet op-amp64شکل 4-2-ب. بهره (مشتق) AOLDC64شکل 4-3. پاسخ فرکانسی cnfet op-amp65شکل 4-4. پاسخ پله بسیار خوب cnfet op-amp66شکل 4-5. نمایش CMRR در cnfet op-amp67شکل 4-6. عملکرد سیگنال بزرگ cnfet op-amp67 1.بیان مسئله و ضرورت انجام تحقیقدرسال1965گوردونمورپیشبینيكردكهتعدادترانزیستورهايرويیكتراشهدرهردوسال،دوبرابرخواهد شد [1].در سالهای نه چندان دور اخیر ،دانشمندان و محققان به این حقیقت رسیده اند که نانولوله های کربنی یکی از مهمترین نشانه های انقلاب تکنولوژی نانو هستند.در ابعاد پایین،ساختارهای نانو از قبیل نقاط کوانتومی ،نانوسیم ها و نانولوله های کربنی ویيگیهای منحصر به فردی دارند که آنها را کاندیدای نوظهوری برای کاربردهای تکنولوژیکی پیشرفنه در آینده تبدیل نموده است.نانولوله های کربنی ویژگی منحصر به فردی به عموان یکی از اندک سیستم هایی که اندازه آزمایشگاهی افزاره ممکن است به مدل های با ابعاد اتمی برسد و با پیشبینی ها تطبیق پیدا کند می باشند ،بنابراین تایید نتایج روشهای محاسباتی و طراحی تئوری با نتایج آزمایشگاهی محقق می گردد.این افزاره های در مقیاس نانو اغلب ویژگیهای نامحدودی دارند ولی طراحی افزاره ها و مدارات نانوبعدی ،بدون محدودیت نیست.مقیاس کردن در توپولوژی مبتنی بر سیلیکون دارای محدودیت های جدی وابسته به تکنولوژی ساخت و عملکرد افزاره است.پیشبیني هاتوسط[1] ITRS نشانميدهدكهمقیاسكردنCMOSدر حدودسال 2018 بارسیدنبهعرضكانال20نانومتربهپایانخواهدرسید[2].حتيرسیدنبهاندازه22 نانومترهمبهمشكلاتحلنشدهزیاديبرخوردميكندكهمهمترینآنهاتوان مصرفی )بهویژهجریانهاينشتي2 (،تغییراتفرآیندساخت3، مشكلاتقابلیتاطمینان4وافزایشهزینهساختاست. مقیاس كردنترانزیستورها،كمشدنتوانایيبرايتحملتغییراتپروسهساخترابههمراهدارد. باكوچكترشدنترانزیستورهااتمهايكمتريقطعاتمختلفراميسازند. كمبودقابلیتپیشبیني،فرآیند طراحيراپیچیدهكردهوباادامهكاهشابعادتکنولوژی، اینپیچیدگیبیشترهمميشود .[3] بزرگترینمشكلبرايكاهشابعادترانزیستورها،مسائلمربوطبهاقتصاداست. هزینهساختبهصورتنمایيدرحالافزایشبودهوهمزمانبا افزایشنمایيتعدادترانزیستورهادرحالافزایشاست. این افزایشدرواقعبهدلیلاستفادهازروشساختبالابهپایین درطراحيمدارهايمجتمعاست. اینبدانمعناستكهلایه ها رويیكویفرسیلیكونياضافهميشوندكهنیازمندهزارانمرحله،قبلازساختكاملمداراست. باوجودآنكهاین فرآیندامكانساختمدارهاوسیستمهايقابلاطمینانرابهماميدهد،كاهشابعاد،تولیدماسكهايقابلاطمینانرا بسیارگرانميكند[4].