فهرست مطالب1-1 محیط تشعشعی فضا..............21-1-1 پرتوهای کیهانی...............21-1-2 پرتوهای پر انرژی خورشید.....21-1-3 کمربند تابشی......31-2 ساختارFPGAها......41-3 انواع اثرات تشعشعات فضایی بر قطعات الکترونیکی......61-3-1 TID.....61-3-2 SEE......81-3-2 SEU........91-3-2-2 SEL.....91-3-2-3 SET...........................................................................................................................................................................91-3-2-4 SEGR........................................................................................................................................................................91-3-2-5 SEB..........................................................................................................................................................................101-3-2-6 SEFI........................................................................................................................................................................101-3-3 اثرات غیر یونشی.........................................................................................................................................................111-4 تست تشعشعات در FPGAها.......................................................................................................................................111-4-1 معماری Virtex 4........................................................................................................................................................121-4-3 اثر کوچک شدن طول کانال در خطای SEU........................................................................................................161-5 تعریف مسئله و بیان ضرورتها........................................................................................................................................18فصل دوم: مروری بر روشهای مقابله با SEUدر FPGAهای مبتنی بر SRAM..........................................................212-1 بررسی روشهای مبتنی بر افزونگی سخت افزاری......................................................................................................212-1-1 TMR..............................................................................................................................................................................222-1-2 TMRانتخابی...............................................................................................................................................................232-1-3 QFDR..........................................................................................................................................................................262-2 بررسی روشهای مبتنی بر افزونگی اطلاعات...............................................................................................................282-2-1 کد همینگ...................................................................................................................................................................282-2-2 استفاده از کد همینگ در بیتهای پیکره بندی (LUT).......................................................................................312-2-3 اعمال کد همینگ در ماژول سویچ..........................................................................................................................332-2-4 میان گذاری..................................................................................................................................................................362-2-5 بهبود قابلیت تصحیح خطاهای مجاور ...................................................................................................................372-2-6 استراتژی جایابی بیت انتخابی..................................................................................................................................40فصل سوم: روش پیشنهادی و نتایج......................................................................................................................................453-1 جایابی بیتهای پیشنهادی برای ماژول سویچ.............................................................................................................463-1-1 جایابی بیت پیشنهادی برای افزایش قابلیت تشخیص خطا در جعبه سویچ..................................................463-1-2 جایابی بیت پیشنهادی برای افزایش قابلیت تشخیص خطا در ماژول سویچ.................................................483-1-3 جایابی بیت پیشنهادی برای افزایش قابلیت تصحیح خطا در جعبه سویچ....................................................503-2 ارائه روش پیشنهادی مبتنی بر الگوریتم ژنتیک برای بهبود تشخیص خطا.......................................................523-2-1 اعمال روش پیشنهادی در ماژول سویچ.................................................................................................................553-2-2 اعمال روش پیشنهادی در LUTها.........................................................................................................................583-3 اضافه کردن قابلیت مصالحه بین حجم سخت افزاری و کارآیی در روش پیشنهادی...............................633-3-1 اعمال مدل بهبود یافته روش پیشنهادی در ماژول سویچ..................................................................................633-3-1 اعمال مدل بهبود یافته روش پیشنهادی در LUTها...........................................................................................65فصل چهارم: نتیجه گیری و پیشنهاد برای کارهای آتی...................................................................................................704-1 نتیجه گیری.......................................................................................................................................................................714-2 پیشنهاد برای کارهای آتی................................................................................................................................73مراجع...........................................................................................................................................................................................74فهرست شکلهاشکل 1- 1 : تصویر کلی از محیط پرتوی فضا ]4[................................................................................................................................................4شکل1-2: مدل معماری یکFPGAمبتنی برSRAM]6[.................................................................................................................................5شکل 1-3: شمای داخلی یک بلوک منطقی ]5[.....................................................................................................................................................5شکل1- 4: ساختار یک ماژول سویچ ویک جعبه ی سویچ]8[.............................................................................................................................6شکل 1- 5: تاثیر TIDبر روی گیت یک ترانزیستور]9[.......................................................................................................................................7شکل 1- 6: انواع SEE.................................................................................................................................................................................................8شکل 1-7: نمای کلی از معماری Virtex.............................................................................................................................................................12شکل 1-8: نتایج تست SEUبا یونهای سنگین]16[...........................................................................................................................................14شکل 1-9: نتایج تست SEUبا پروتونها]18[........................................................................................................................................................15شکل 1-10: نرخ خطای تک بیتی تا پنج بیتی مجاور]19[..............................................................................................................................17شکل 1-11: الگوهای متفاوت از خطاهای دوتائی در حافظه]19[....................................................................................................................17شکل 1-12: نرخ خطای دوتائی برای الگوهای مختلف]19[..............................................................................................................................18شکل2-1: استفاده از TMRدر حافظه ها..............................................................................................................................................................22شکل 2-2: گیتهای ANDبا احتمال یک بودن هر ورودی]22[.......................................................................................................................23شکل 2-3: اجرای روش TMRانتخابی]22[.........................................................................................................................................................24شکل 2-4: اجرای QFDRدر مدارهای ترکیبی]24[............................................................................................................................................26شکل 2-5: اعمال QFDRدر FPGA]24[...........................................................................................................................................................27شکل 2-6: اعمال کد همینگ توسعه یافته در سطح FPGA]27[...................................................................................................................31شکل 2-7: اعمال کد همینگ توسعه یافته در سطح CLB]27[.....................................................................................................................32شکل 2-8: اعمال کد همینگ توسعه یافته در سطح LUT]27[.....................................................................................................................32شکل2-9: ساختار کد همینگ استفاده شده برای هر جعبه ی سویچ.............................................................................................................34شکل 2-10: ساختار کد همینگ استفاده شده برای هر ماژول سویچ]28[....................................................................................................35شکل 2-11: چگونگی اعمال میانگذاری در سلولهای حافظه]19[....................................................................................................................36شکل2-12: مقایسه نتایج به دست آمده از میان گذاری]19[....................................................................................................................................37شکل2-13: ماتریس Hبه دست آمده برای کد (22،16)]30[.........................................................................................................................39شکل 2-14:ماتریس Hبه دست آمده برای کد (32،39)]30[........................................................................................................................39شکل 2-15:ماتریس Hبه دست آمده برای کد (64،72)]30[........................................................................................................................39شکل 2-16: پروسه جایابی بیت انتخابی]29[.......................................................................................................................................................42شکل3-1: جایابی بیت پیشنهادی برای افزایش تشخیص خطا در همینگ (24،29)..................................................................................49شکل 3-1: فلوچارت مربوط به الگوریتم ژنتیک استفاده شده...........................................................................................................................56شکل3-2:مقدار تابع برازندگی در هر نسل برای کد همینگ (6 ،10)............................................................................................57شکل3-3:مقدار تابع برازندگی در هر نسل برای کد همینگ (16،21)............................................................................................61شکل3-4:مقدار تابع برازندگی در هر نسل برای کد همینگ (16،22)............................................................................................61شکل3-5:مقدار تابع برازندگی در هر نسل برای کد همینگ (32،38)............................................................................................62شکل3-6:مقدارتابع برازندگی در هر نسل برای کد همینگ (32،39).............................................................................................62شکل3 – 7: مقدار تابع برازندگی در هر نسل برای کد همینگ (6 ,10) با رویکرد کاهش سخت افزار....................................64شکل3 – 8: مقدار تابع برازندگی در هر نسل برای کد همینگ (16 ,21) با رویکرد کاهش سخت افزار..................................66شکل3 – 9: مقدار تابع برازندگی در هر نسل برای کد همینگ (16 ,21) با رویکرد افزایش کارآیی........................................67شکل3 – 8: مقدار تابع برازندگی در هر نسل برای کد همینگ (16 ,22) با رویکرد کاهش سخت افزار..................................67شکل3 – 11: مقدار تابع برازندگی در هر نسل برای کد همینگ (16 ,22) با رویکرد افزایش کارآیی.....................................68شکل3 – 12: مقدار تابع برازندگی در هر نسل برای کد همینگ (32 ,38) با رویکرد کاهش سخت افزار...............................68شکل3 – 12: مقدار تابع برازندگی در هر نسل برای کد همینگ (32 ,39) با رویکرد کاهش سخت افزار...............................69فهرست جدولهاجدول 1-1:خلاصه ای از اثرات مخرب TIDدر قطعات الکترونیکی ]10[..............................................................................................................8جدول 1-2: خلاصه ای از اثرات SEEهای غیرمخرب بر روی قطعات الکترونیکی]10[..............................................................................10جدول 1- 3: خلاصه ای از اثرات SEEهای مخرب بر روی قطعات الکترونیکی]10[..................................................................................11جدول 1-4: توصیف ساختار داخلی خانواده های مدل Virtex 4]16[...........................................................................................................13جدول 1-5: پارامترهای منحنی Weibull برای یونهای سنگین]16[..............................................................................................................14جدول 1-6: پارامترهای منحنی weibullبرای تست با پروتونها]16[..............................................................................................................15جدول 1-7: نرخ SEUبه ازای مدارهای مختلف]16[..........................................................................................................................................16جدول 2-1: روابط احتمال انتشار خطا در گیتهای منطقی]22[......................................................................................................................23جدول 2-2: نتایج حاصل از TMRانتخابی]22[...................................................................................................................................................25جدول 2-3: مقایسهTMR و QFDRاز نظر مساحت]24[................................................................................................................................28جدول 2-4: مقایسهTMR و QFDRاز نظرکارآیی]24[..................................................................................................................................28جدول 2-5: مقادیر ممکن برای پارامترهای کد همینگ....................................................................................................................................29جدول 2-6: الگوریتم تولید کد همینگ..................................................................................................................................................................29جدول 2-7: مقایسه روش ارائه شده در مرجع ]27[با روشهای دیگر]27[....................................................................................................33جدول 2-8: مقایسه نتایج به دست آمده برای اعمال کد همینگ در ماژول سویچ]28[.............................................................................36جدول 2-9: مقایسه کدهای ارائه شده در مرجع ]30[ با کدهای دیگر...........................................................................................................40جدول 2-10: نتیجه اعمال جایابی بیت بر روی کد همینگ(12،8)]29[.......................................................................................................42جدول 2-11: جایابی بیتهای پیشنهادی در مرجع ]29[....................................................................................................................................43جدول 2-12: نتایج به دست آمده از اعمال پروسه جایابی بیت]29[...............................................................................................................43جدول 2-13: مقدار کران بالا و تعداد ترکیب خطاها برای کدهای مختلف ]29[........................................................................................44 جدول 3-1: جایابی بیت پیشنهادی برای افزایش تشخیص خطا در همینگ (6,10).....................................................................................47جدول 3-2: مقایسه جایابی بیت پیشنهادی برای افزایش تشخیص خطا در جعبه سویچ با مرجع ]28[......................................48جدول3-3: مقایسه جایابی بیت پیشنهادی برای افزایش تشخیص خطا در کد همینگ (24 ، 29) با مرجع]28[.......................50جدول 3-4: جایابی بیت پیشنهادی برای افزایش قابلیت تصحیح خطا در جعبه سویچ.................................................................................51جدول 3-5: مقایسه جایابی بیت پیشنهادی برای افزایش تصحیح خطا در جعبه سویچ با مرجع ]28[........................................52جدول3-6: شروط اعمال شده برای تولید ماتریس H...........................................................................................................................................54جدول 3-7: مقدار پارامترهای استفاده شده در الگوریتم ژنتیک.........................................................................................................58جدول 3-8: مقایسه جایابی بیت پیشنهادی و روش پیشنهادی برای کد همینگ (6 , 10) با مرجع ]28[.................................58جدول 3-9: مقایسه نتایج روش پیشنهادی و جایابی بیت ]29[.........................................................................................................................60جدول 3-10: بیان دهدهی ماتریسهای به دست آمده از روش پیشنهادی........................................................................................................60جدول 3-11: مقایسه نتایج به دست آمده برای همینگ (10،6) با مرجع ]28[..............................................................................64جدول 3-12: خلاصه ای از نتایج به دست آمده از اعمال مدل بهبود یافته روش پیشنهادی در LUTها....................................65جدول 3-13: ماتریسهای به دست آمده از مدل بهبود یافته روش پیشنهادی با رویکرد کاهش سخت افزار................................66جدول 3-14: ماتریسهای به دست آمده از مدل بهبود یافته روش پیشنهادی با رویکرد افزایش کارآیی......................................66 SEU Single Event Upsetواژگونی رخداد یکتاFPGA Field Programmable Gate Arrayافزاره های برنامه پذیر میدانیMBU Multiple Bit Upsetواژگونی چند بیتیSET Single Event Transientتک رویداد ناپایدارSEL Single Event Latchupقفل شدن رخداد یکتاSEGRSingle Event Gate Rupture تک رویداد گسیختگی گیتSEESigle Event Effect اثر رخداد یکتاTID Total Ionizing Dozeدز یون ساز کلTMR Triple Modular Redundancyافزونگی سه ماژولیSEB Single Event Burn outتک رویداد سوختنSEFI Single Event functional Interruptوقفه عملیاتی رخداد یکتالیست علائم و اختصارات مفاهیم کلی در مورد تشعشعات فضایی و اثرات آنها در FPGAهای مبتنی بر SRAM1-1 محیط تشعشعی فضازمین و محیط اطراف آن توسط اتمسفر از تشعشعات فضایی محافظت میشود، اما در بالای اتمسفر، منطقه دیگری به نام یونسفر قرار دارد. این منطقه، منطقهای یونی است و در محدوده 60 تا 1000 کیلومتری سطح زمین قرار دارد. این محیط که شامل پلاسما، الکترونها، پروتونها و یونهای پر انرژی است، شرایط خطرناکی را برای سامانههای فضایی ایجاد میکند.در سالهای اخیر با توجه به عملیات در محیطهای مختلف فضا، توجه به شناسایی تشعشعات و تغییرات آنها در محیطهای مختلف فضا بیشتر شده است]1[ . در نهایت منابع اصلی شناسایی شده برای تشعشعات فضایی عبارتند از: پرتوهای کیهانی[1]، پرتوهای پر انرژی خورشید، کمربند تابشی زمین (ون آلن)[2]و بادهای خورشیدی[3]]2[، که در بند های زیر به این چهار منبع تشعشعات بیشتر پرداخته شده است.1-1-1 پرتوهای کیهانیپرتوهايكيهاني درخارجازمنظومهشمسيتوليدوواردآنميشوندوشاملذراتباردارپرانرژيمانندپروتون،الكترونويونهاي هستههایعناصرسبكمانندليتيوم،برليوموبورهستند.انرژي اينپرتوهادرحدودeV1020 است.درحاليكهامروزه،بهكمكبزرگترين شتابدهندهها،پرتوهاييباانرژيeV1013توليدميشود]1[. اينپرتوهاشامل85% پروتون،14% ذراتآلفاوكمتراز1% يونهاي سنگين هستند.يونهايسنگين،درمقايسهباپروتونها،انرژيبيشتري واردميکنندوقابليت تخریب بیشتری دارند.1-1-2 پرتوهای پر انرژی خورشیدشدتپرتوهايخورشيديبهصورتطبيعيبهميزانفعاليتخورشيد بستگيدارد.اينذراتوابستهبه زبانههایخورشيدي[4] وهمچنينپرتاب جرمازهالهخورشيديهستند.زبانههایخورشيديانفجارهايپرقدرتي درجوخورشيداست، كهميزانزياديانرژيآزادميکنند.اينزبانهها تركيبيازپرتابجرمازهالههایخورشيدي،پلاسمايداغ،پروتونهاو نوترونهايشتابدادهشدهوالكترونهايپر سرعتهستند. طبقعكسهاییكهازيكپرتابجرماززبانههایخورشيديگرفته شدهاست،سرعتاجرامدربازهKm/s2000-50 است.تغييراتدورههایخورشيدي،باافزايشميزانشارتابشEUV[5]خورشيدوافزايشفعاليتژئومغناطيسبهدليلتغييراتدربادهاي خورشيدي،مرتبطاست.افزايشفعاليتهایخورشيد،بالارفتندمادر لايههایبالاييجورادرپيخواهدداشت، كهموجبانبساطبيروني اتمسفروافزايشچگاليباتوجهبهارتفاعميگردد.بهصورتمشابه چگاليودماييونسفرنيزبهتغييراتدورههایخورشيدواكنشنشان ميدهد]3[.1-1-3 کمربند تابشیكمربندتابشوذراتتشكيلدهندهآنازاجزاء وعناصرمهماقليمفضا هستند.زمينتوسطميدانهای مغناطيسياحاطهشده، که برایزمينشبيهيكستارهدنباله داراست.بنابراين،ذراتباردار سريعرادريكزنداننامرئيبهداممياندازد.ميزاناينذراتبيشمار وفرمآنهامانندابريبهشكلدوناتاستكهزميندرمركزآن قرارگرفتهاست. اينهالههزارانمايلاطرافاستوابهدورزمين كشيدهشده است.دانشمنداناينپديدهراكمربندتابشونآلنمينامند. كمربندتابشيبهدوكمربندداخليدر5/2 برابريشعاعزمينباتركيبي ازپروتونهايپرانرژيباحداكثرMeV600 والكترونهاباچندينMeVانرژيوكمربندخارجيباتركيبالكترونهایپرانرژيدرشعاع10برابري شعاعزمينتقسيمميگردد. همچنيندرلايهخارجيپروتونهادر محدودهMeV1/0تاMeV5وجوددارند.فضايخاليمابينايندوكمربند دارايشدتكميازتاثيرگذارياست.وليدرچندينطوفان خورشيديتحتتاثيرقرارگرفتهاست.لايهخارجيدربيشتراوقات تاثيرگذارتربودهو بیشترتحتتاثيربادهايخورشيدياست]1[.
کاهش نرخSEU برای FPGA های مبتنی بر SRAM در کاربرد های فضایی word
فهرست مطالب1-1 محیط تشعشعی فضا..............21-1-1 پرتوهای کیهانی...............21-1-2 پرتوهای پر انرژی خورشید.....21-1-3 کمربند تابشی......31-2 ساختارFPGAها......41-3 انواع اثرات تشعشعات فضایی بر قطعات الکترونیکی......61-3-1 TID.....61-3-2 SEE......81-3-2 SEU........91-3-2-2 SEL.....91-3-2-3 SET...........................................................................................................................................................................91-3-2-4 SEGR........................................................................................................................................................................91-3-2-5 SEB..........................................................................................................................................................................101-3-2-6 SEFI........................................................................................................................................................................101-3-3 اثرات غیر یونشی.........................................................................................................................................................111-4 تست تشعشعات در FPGAها.......................................................................................................................................111-4-1 معماری Virtex 4........................................................................................................................................................121-4-3 اثر کوچک شدن طول کانال در خطای SEU........................................................................................................161-5 تعریف مسئله و بیان ضرورتها........................................................................................................................................18فصل دوم: مروری بر روشهای مقابله با SEUدر FPGAهای مبتنی بر SRAM..........................................................212-1 بررسی روشهای مبتنی بر افزونگی سخت افزاری......................................................................................................212-1-1 TMR..............................................................................................................................................................................222-1-2 TMRانتخابی...............................................................................................................................................................232-1-3 QFDR..........................................................................................................................................................................262-2 بررسی روشهای مبتنی بر افزونگی اطلاعات...............................................................................................................282-2-1 کد همینگ...................................................................................................................................................................282-2-2 استفاده از کد همینگ در بیتهای پیکره بندی (LUT).......................................................................................312-2-3 اعمال کد همینگ در ماژول سویچ..........................................................................................................................332-2-4 میان گذاری..................................................................................................................................................................362-2-5 بهبود قابلیت تصحیح خطاهای مجاور ...................................................................................................................372-2-6 استراتژی جایابی بیت انتخابی..................................................................................................................................40فصل سوم: روش پیشنهادی و نتایج......................................................................................................................................453-1 جایابی بیتهای پیشنهادی برای ماژول سویچ.............................................................................................................463-1-1 جایابی بیت پیشنهادی برای افزایش قابلیت تشخیص خطا در جعبه سویچ..................................................463-1-2 جایابی بیت پیشنهادی برای افزایش قابلیت تشخیص خطا در ماژول سویچ.................................................483-1-3 جایابی بیت پیشنهادی برای افزایش قابلیت تصحیح خطا در جعبه سویچ....................................................503-2 ارائه روش پیشنهادی مبتنی بر الگوریتم ژنتیک برای بهبود تشخیص خطا.......................................................523-2-1 اعمال روش پیشنهادی در ماژول سویچ.................................................................................................................553-2-2 اعمال روش پیشنهادی در LUTها.........................................................................................................................583-3 اضافه کردن قابلیت مصالحه بین حجم سخت افزاری و کارآیی در روش پیشنهادی...............................633-3-1 اعمال مدل بهبود یافته روش پیشنهادی در ماژول سویچ..................................................................................633-3-1 اعمال مدل بهبود یافته روش پیشنهادی در LUTها...........................................................................................65فصل چهارم: نتیجه گیری و پیشنهاد برای کارهای آتی...................................................................................................704-1 نتیجه گیری.......................................................................................................................................................................714-2 پیشنهاد برای کارهای آتی................................................................................................................................73مراجع...........................................................................................................................................................................................74فهرست شکلهاشکل 1- 1 : تصویر کلی از محیط پرتوی فضا ]4[................................................................................................................................................4شکل1-2: مدل معماری یکFPGAمبتنی برSRAM]6[.................................................................................................................................5شکل 1-3: شمای داخلی یک بلوک منطقی ]5[.....................................................................................................................................................5شکل1- 4: ساختار یک ماژول سویچ ویک جعبه ی سویچ]8[.............................................................................................................................6شکل 1- 5: تاثیر TIDبر روی گیت یک ترانزیستور]9[.......................................................................................................................................7شکل 1- 6: انواع SEE.................................................................................................................................................................................................8شکل 1-7: نمای کلی از معماری Virtex.............................................................................................................................................................12شکل 1-8: نتایج تست SEUبا یونهای سنگین]16[...........................................................................................................................................14شکل 1-9: نتایج تست SEUبا پروتونها]18[........................................................................................................................................................15شکل 1-10: نرخ خطای تک بیتی تا پنج بیتی مجاور]19[..............................................................................................................................17شکل 1-11: الگوهای متفاوت از خطاهای دوتائی در حافظه]19[....................................................................................................................17شکل 1-12: نرخ خطای دوتائی برای الگوهای مختلف]19[..............................................................................................................................18شکل2-1: استفاده از TMRدر حافظه ها..............................................................................................................................................................22شکل 2-2: گیتهای ANDبا احتمال یک بودن هر ورودی]22[.......................................................................................................................23شکل 2-3: اجرای روش TMRانتخابی]22[.........................................................................................................................................................24شکل 2-4: اجرای QFDRدر مدارهای ترکیبی]24[............................................................................................................................................26شکل 2-5: اعمال QFDRدر FPGA]24[...........................................................................................................................................................27شکل 2-6: اعمال کد همینگ توسعه یافته در سطح FPGA]27[...................................................................................................................31شکل 2-7: اعمال کد همینگ توسعه یافته در سطح CLB]27[.....................................................................................................................32شکل 2-8: اعمال کد همینگ توسعه یافته در سطح LUT]27[.....................................................................................................................32شکل2-9: ساختار کد همینگ استفاده شده برای هر جعبه ی سویچ.............................................................................................................34شکل 2-10: ساختار کد همینگ استفاده شده برای هر ماژول سویچ]28[....................................................................................................35شکل 2-11: چگونگی اعمال میانگذاری در سلولهای حافظه]19[....................................................................................................................36شکل2-12: مقایسه نتایج به دست آمده از میان گذاری]19[....................................................................................................................................37شکل2-13: ماتریس Hبه دست آمده برای کد (22،16)]30[.........................................................................................................................39شکل 2-14:ماتریس Hبه دست آمده برای کد (32،39)]30[........................................................................................................................39شکل 2-15:ماتریس Hبه دست آمده برای کد (64،72)]30[........................................................................................................................39شکل 2-16: پروسه جایابی بیت انتخابی]29[.......................................................................................................................................................42شکل3-1: جایابی بیت پیشنهادی برای افزایش تشخیص خطا در همینگ (24،29)..................................................................................49شکل 3-1: فلوچارت مربوط به الگوریتم ژنتیک استفاده شده...........................................................................................................................56شکل3-2:مقدار تابع برازندگی در هر نسل برای کد همینگ (6 ،10)............................................................................................57شکل3-3:مقدار تابع برازندگی در هر نسل برای کد همینگ (16،21)............................................................................................61شکل3-4:مقدار تابع برازندگی در هر نسل برای کد همینگ (16،22)............................................................................................61شکل3-5:مقدار تابع برازندگی در هر نسل برای کد همینگ (32،38)............................................................................................62شکل3-6:مقدارتابع برازندگی در هر نسل برای کد همینگ (32،39).............................................................................................62شکل3 – 7: مقدار تابع برازندگی در هر نسل برای کد همینگ (6 ,10) با رویکرد کاهش سخت افزار....................................64شکل3 – 8: مقدار تابع برازندگی در هر نسل برای کد همینگ (16 ,21) با رویکرد کاهش سخت افزار..................................66شکل3 – 9: مقدار تابع برازندگی در هر نسل برای کد همینگ (16 ,21) با رویکرد افزایش کارآیی........................................67شکل3 – 8: مقدار تابع برازندگی در هر نسل برای کد همینگ (16 ,22) با رویکرد کاهش سخت افزار..................................67شکل3 – 11: مقدار تابع برازندگی در هر نسل برای کد همینگ (16 ,22) با رویکرد افزایش کارآیی.....................................68شکل3 – 12: مقدار تابع برازندگی در هر نسل برای کد همینگ (32 ,38) با رویکرد کاهش سخت افزار...............................68شکل3 – 12: مقدار تابع برازندگی در هر نسل برای کد همینگ (32 ,39) با رویکرد کاهش سخت افزار...............................69فهرست جدولهاجدول 1-1:خلاصه ای از اثرات مخرب TIDدر قطعات الکترونیکی ]10[..............................................................................................................8جدول 1-2: خلاصه ای از اثرات SEEهای غیرمخرب بر روی قطعات الکترونیکی]10[..............................................................................10جدول 1- 3: خلاصه ای از اثرات SEEهای مخرب بر روی قطعات الکترونیکی]10[..................................................................................11جدول 1-4: توصیف ساختار داخلی خانواده های مدل Virtex 4]16[...........................................................................................................13جدول 1-5: پارامترهای منحنی Weibull برای یونهای سنگین]16[..............................................................................................................14جدول 1-6: پارامترهای منحنی weibullبرای تست با پروتونها]16[..............................................................................................................15جدول 1-7: نرخ SEUبه ازای مدارهای مختلف]16[..........................................................................................................................................16جدول 2-1: روابط احتمال انتشار خطا در گیتهای منطقی]22[......................................................................................................................23جدول 2-2: نتایج حاصل از TMRانتخابی]22[...................................................................................................................................................25جدول 2-3: مقایسهTMR و QFDRاز نظر مساحت]24[................................................................................................................................28جدول 2-4: مقایسهTMR و QFDRاز نظرکارآیی]24[..................................................................................................................................28جدول 2-5: مقادیر ممکن برای پارامترهای کد همینگ....................................................................................................................................29جدول 2-6: الگوریتم تولید کد همینگ..................................................................................................................................................................29جدول 2-7: مقایسه روش ارائه شده در مرجع ]27[با روشهای دیگر]27[....................................................................................................33جدول 2-8: مقایسه نتایج به دست آمده برای اعمال کد همینگ در ماژول سویچ]28[.............................................................................36جدول 2-9: مقایسه کدهای ارائه شده در مرجع ]30[ با کدهای دیگر...........................................................................................................40جدول 2-10: نتیجه اعمال جایابی بیت بر روی کد همینگ(12،8)]29[.......................................................................................................42جدول 2-11: جایابی بیتهای پیشنهادی در مرجع ]29[....................................................................................................................................43جدول 2-12: نتایج به دست آمده از اعمال پروسه جایابی بیت]29[...............................................................................................................43جدول 2-13: مقدار کران بالا و تعداد ترکیب خطاها برای کدهای مختلف ]29[........................................................................................44 جدول 3-1: جایابی بیت پیشنهادی برای افزایش تشخیص خطا در همینگ (6,10).....................................................................................47جدول 3-2: مقایسه جایابی بیت پیشنهادی برای افزایش تشخیص خطا در جعبه سویچ با مرجع ]28[......................................48جدول3-3: مقایسه جایابی بیت پیشنهادی برای افزایش تشخیص خطا در کد همینگ (24 ، 29) با مرجع]28[.......................50جدول 3-4: جایابی بیت پیشنهادی برای افزایش قابلیت تصحیح خطا در جعبه سویچ.................................................................................51جدول 3-5: مقایسه جایابی بیت پیشنهادی برای افزایش تصحیح خطا در جعبه سویچ با مرجع ]28[........................................52جدول3-6: شروط اعمال شده برای تولید ماتریس H...........................................................................................................................................54جدول 3-7: مقدار پارامترهای استفاده شده در الگوریتم ژنتیک.........................................................................................................58جدول 3-8: مقایسه جایابی بیت پیشنهادی و روش پیشنهادی برای کد همینگ (6 , 10) با مرجع ]28[.................................58جدول 3-9: مقایسه نتایج روش پیشنهادی و جایابی بیت ]29[.........................................................................................................................60جدول 3-10: بیان دهدهی ماتریسهای به دست آمده از روش پیشنهادی........................................................................................................60جدول 3-11: مقایسه نتایج به دست آمده برای همینگ (10،6) با مرجع ]28[..............................................................................64جدول 3-12: خلاصه ای از نتایج به دست آمده از اعمال مدل بهبود یافته روش پیشنهادی در LUTها....................................65جدول 3-13: ماتریسهای به دست آمده از مدل بهبود یافته روش پیشنهادی با رویکرد کاهش سخت افزار................................66جدول 3-14: ماتریسهای به دست آمده از مدل بهبود یافته روش پیشنهادی با رویکرد افزایش کارآیی......................................66 SEU Single Event Upsetواژگونی رخداد یکتاFPGA Field Programmable Gate Arrayافزاره های برنامه پذیر میدانیMBU Multiple Bit Upsetواژگونی چند بیتیSET Single Event Transientتک رویداد ناپایدارSEL Single Event Latchupقفل شدن رخداد یکتاSEGRSingle Event Gate Rupture تک رویداد گسیختگی گیتSEESigle Event Effect اثر رخداد یکتاTID Total Ionizing Dozeدز یون ساز کلTMR Triple Modular Redundancyافزونگی سه ماژولیSEB Single Event Burn outتک رویداد سوختنSEFI Single Event functional Interruptوقفه عملیاتی رخداد یکتالیست علائم و اختصارات مفاهیم کلی در مورد تشعشعات فضایی و اثرات آنها در FPGAهای مبتنی بر SRAM1-1 محیط تشعشعی فضازمین و محیط اطراف آن توسط اتمسفر از تشعشعات فضایی محافظت میشود، اما در بالای اتمسفر، منطقه دیگری به نام یونسفر قرار دارد. این منطقه، منطقهای یونی است و در محدوده 60 تا 1000 کیلومتری سطح زمین قرار دارد. این محیط که شامل پلاسما، الکترونها، پروتونها و یونهای پر انرژی است، شرایط خطرناکی را برای سامانههای فضایی ایجاد میکند.در سالهای اخیر با توجه به عملیات در محیطهای مختلف فضا، توجه به شناسایی تشعشعات و تغییرات آنها در محیطهای مختلف فضا بیشتر شده است]1[ . در نهایت منابع اصلی شناسایی شده برای تشعشعات فضایی عبارتند از: پرتوهای کیهانی[1]، پرتوهای پر انرژی خورشید، کمربند تابشی زمین (ون آلن)[2]و بادهای خورشیدی[3]]2[، که در بند های زیر به این چهار منبع تشعشعات بیشتر پرداخته شده است.1-1-1 پرتوهای کیهانیپرتوهايكيهاني درخارجازمنظومهشمسيتوليدوواردآنميشوندوشاملذراتباردارپرانرژيمانندپروتون،الكترونويونهاي هستههایعناصرسبكمانندليتيوم،برليوموبورهستند.انرژي اينپرتوهادرحدودeV1020 است.درحاليكهامروزه،بهكمكبزرگترين شتابدهندهها،پرتوهاييباانرژيeV1013توليدميشود]1[. اينپرتوهاشامل85% پروتون،14% ذراتآلفاوكمتراز1% يونهاي سنگين هستند.يونهايسنگين،درمقايسهباپروتونها،انرژيبيشتري واردميکنندوقابليت تخریب بیشتری دارند.1-1-2 پرتوهای پر انرژی خورشیدشدتپرتوهايخورشيديبهصورتطبيعيبهميزانفعاليتخورشيد بستگيدارد.اينذراتوابستهبه زبانههایخورشيدي[4] وهمچنينپرتاب جرمازهالهخورشيديهستند.زبانههایخورشيديانفجارهايپرقدرتي درجوخورشيداست، كهميزانزياديانرژيآزادميکنند.اينزبانهها تركيبيازپرتابجرمازهالههایخورشيدي،پلاسمايداغ،پروتونهاو نوترونهايشتابدادهشدهوالكترونهايپر سرعتهستند. طبقعكسهاییكهازيكپرتابجرماززبانههایخورشيديگرفته شدهاست،سرعتاجرامدربازهKm/s2000-50 است.تغييراتدورههایخورشيدي،باافزايشميزانشارتابشEUV[5]خورشيدوافزايشفعاليتژئومغناطيسبهدليلتغييراتدربادهاي خورشيدي،مرتبطاست.افزايشفعاليتهایخورشيد،بالارفتندمادر لايههایبالاييجورادرپيخواهدداشت، كهموجبانبساطبيروني اتمسفروافزايشچگاليباتوجهبهارتفاعميگردد.بهصورتمشابه چگاليودماييونسفرنيزبهتغييراتدورههایخورشيدواكنشنشان ميدهد]3[.1-1-3 کمربند تابشیكمربندتابشوذراتتشكيلدهندهآنازاجزاء وعناصرمهماقليمفضا هستند.زمينتوسطميدانهای مغناطيسياحاطهشده، که برایزمينشبيهيكستارهدنباله داراست.بنابراين،ذراتباردار سريعرادريكزنداننامرئيبهداممياندازد.ميزاناينذراتبيشمار وفرمآنهامانندابريبهشكلدوناتاستكهزميندرمركزآن قرارگرفتهاست. اينهالههزارانمايلاطرافاستوابهدورزمين كشيدهشده است.دانشمنداناينپديدهراكمربندتابشونآلنمينامند. كمربندتابشيبهدوكمربندداخليدر5/2 برابريشعاعزمينباتركيبي ازپروتونهايپرانرژيباحداكثرMeV600 والكترونهاباچندينMeVانرژيوكمربندخارجيباتركيبالكترونهایپرانرژيدرشعاع10برابري شعاعزمينتقسيمميگردد. همچنيندرلايهخارجيپروتونهادر محدودهMeV1/0تاMeV5وجوددارند.فضايخاليمابينايندوكمربند دارايشدتكميازتاثيرگذارياست.وليدرچندينطوفان خورشيديتحتتاثيرقرارگرفتهاست.لايهخارجيدربيشتراوقات تاثيرگذارتربودهو بیشترتحتتاثيربادهايخورشيدياست]1[.